第192章 团队攻14nmFinFET

  华夏芯谷14nm研发中心的灯光，与euv实验室的孤勇之光不同，这里的光芒密集而灼热。

  数百台伺服器组成的计算集群昼夜不休，散热风扇的轰鸣交织成一首沉闷的战歌，屏幕上滚动的晶片设计图、仿真曲线和良率分析报告，构成了这场“螺螄壳里做道场”攻坚战的核心战场。

  梁志远的眼睛布满血丝，下巴上冒出了青色的胡茬。

  他將一件厚厚的衝锋衣搭在椅背上，手里攥著一份刚列印出来的dtco仿真报告，指节因用力而微微发白。

  “章宸博士，你看这里。”

  他对著视频通话界面挥手，將报告凑近摄像头，

  “按照我们『设计换良率』的思路，把高性能cpu核心和部分缓存拆分，通过chiplet集成，仿真良率从18%提升到了35%，但电晶体漏电率超標了12%，而且芯粒间的互联延迟比预期高了5纳秒。这性能损失……太大了。”

  视频那头的章宸同样面色憔悴，他身后的白板上写满了关於finfet鰭片宽度与柵氧厚度的复杂公式。

  “漏电率问题出在duv多重图形的掺杂工艺上，”

  章宸的手指在触控板上滑动，调出一份三维电晶体结构图，

  “三重图形导致的离子注入深度不均匀，我们之前的仿真模型低估了这种边缘效应。我建议，將鰭式场效应电晶体（finfet）的柵极长度从14nm微调至14.5nm，牺牲一点极致性能，换取漏电率的显著下降。你让团队按这个新结构重新跑仿真。”

  “牺牲性能？”

  旁边一位年轻工程师忍不住插话，他叫陈默，是“星火计划”的优秀学员，脸上带著对极致性能的执著，

  “章博士，这样一来，我们的cpu单核频率会不会比水果的w3晶片差太多？市场能接受吗？”

  章宸看著屏幕里的年轻人，眼神温和却坚定：